計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)都是大學(xué)計算機系的重要課程。TEC-10適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。支技兩種模式的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)的實驗
模式一中TEC-10實驗箱的優(yōu)點是開放式CPU設(shè)計和測試，能完成計算機組成原理和系統(tǒng)結(jié)構(gòu)的實驗，同時也可用于學(xué)生的課程設(shè)計和畢業(yè)設(shè)計。是培養(yǎng)學(xué)生的創(chuàng)新精神和實踐能力、提高大學(xué)計算機教學(xué)質(zhì)量的實驗設(shè)備。
模式二中該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機操作和執(zhí)行比較完整的程序。用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進(jìn)。
開放式CPU實驗
一、主要技術(shù)指標(biāo)
1、實驗系統(tǒng)主要由PC監(jiān)控系統(tǒng)，外部程序存儲器，F(xiàn)PGA及其相關(guān)下載電路，以及控制電路組成。
2、16位CPU基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計CPU指令系統(tǒng)，從而實現(xiàn)指令系統(tǒng)和CPU系統(tǒng)結(jié)構(gòu)的可變性。
3、上端軟件能夠按一個時鐘脈沖、半個時鐘和連續(xù)運行三種方式調(diào)試CPU測試程序，能夠監(jiān)測CPU內(nèi)部的所有信號和數(shù)據(jù)。
4、外部存儲器由兩片HM6116器件并聯(lián)構(gòu)成2K X 16位的存儲器。
5、FPGA（CPU）采用Altera公司cyclone系列的EP1C12Q240（出廠默認(rèn)）或其它FPGA芯片。
6、三種調(diào)試模式：FPGA-CPU獨立調(diào)試模式、FPGA-CPU附加外部RAM運行模式和單片機控制FPGA-CPU調(diào)試運行模式。
7、機器字長16位, 即數(shù)據(jù)總線、地址總線均是16位。
二、計算機組成原理實驗
1、編碼實驗：Hamming碼，CRC碼，BCD碼的加法。
2、運算器部件實驗：移位器，加法器，乘法器，除法器。
3、時序部件
4、 實驗CPU：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲器部件，CPU 調(diào)試，微程序控制器。
5、 EP1C612Q240內(nèi)部存儲器（RAM、ROM和FIFO）實驗
三、計算機系統(tǒng)結(jié)構(gòu)基本實驗
1、CPU設(shè)計和調(diào)試：無流水無cache，多級流水，多級流水和cache，具有cache的超標(biāo)量CPU
四、數(shù)字電路實驗
1、138地址譯碼實驗
2、8位七段LED數(shù)碼管BCD碼顯示實驗
3、16位LED發(fā)光管顯示實驗
4、簡易計數(shù)器實驗
5、簡易頻率計實驗
6、PS鍵盤顯示實驗
7、VGA顯示實驗
五、上端軟件
左半部為源程序或調(diào)試窗口（簡單程序），右半部份為寄存器值和存儲器內(nèi)容顯示區(qū)域。
計算機組成原理及體系結(jié)構(gòu)
一、主要技術(shù)指標(biāo)
1、機器字長 16位（也可設(shè)計成 8 位字長的另外一個新的系統(tǒng)），即運算器、主存、數(shù)據(jù)總線、地址總線、指令等都是 16位。
?。病⑼暾闹噶钕到y(tǒng)被劃分為基本指令和擴展指令兩部分，支持多種基本尋址方式。其中的基本指令已經(jīng)實現(xiàn)，用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序，保留的多條擴展指令供實驗者自己實現(xiàn)。
３、主存尋址空間是18K 字（16 位），基本容量為 8K 字的 ROM 和 2K 字的 RAM 存儲區(qū)域。另外的 8K字用于完成存儲器容量擴展的教學(xué)實驗。FPGA 芯片和存儲器芯片之間可以通過分開的地址總線和分開的數(shù)據(jù)總線實現(xiàn)連接，這在實現(xiàn)分開的指令存儲器和數(shù)據(jù)存儲器的方案中是必要的。
4、運算器是參照 Am2901 芯片的組成和功能來設(shè)計的，ALU 實現(xiàn) 8 種算術(shù)與邏輯運算功能，
內(nèi)部包括16 個雙端口讀出、單端口寫入的通用寄存器，和一個能自行移位的乘商寄存器。設(shè)置 C （進(jìn)位）、Z（結(jié)果為 0）、V（溢出）和 S（符號位）四個狀態(tài)標(biāo)志位。
5、控制器采用硬連線控制器方案實現(xiàn)，也可修改成微程序控制器。實驗人員可方便地修改已有設(shè)計。
6、主機上安裝有二路 INTEL8251 串行接口，可直接接計算機終端，或接入一臺 PC 機作為自己的仿真終端。選用了 MAX202 倍壓線路，以避免使用+12V 和-12V電源。也可以使用LCD顯示板作為仿真終端。
7、兩路的串行接口的接插座安放在機箱后側(cè)板以方便接線插拔和機箱蓋的打開關(guān)閉。
8、在主板上設(shè)置有一些撥數(shù)的開關(guān)和微型開關(guān)、按鍵和指示燈，支持層的手工操作方式的輸入/輸出和機器調(diào)試。
9、板上安裝了很多發(fā)光二極管指示燈和數(shù)碼管，用于顯示重要的數(shù)據(jù)或控制信號的狀態(tài)。
10、實驗臺上LCD顯示屏可以進(jìn)行仿終端顯示或進(jìn)行獨立的LCD顯示實驗。
1）、實驗臺兩跳線（實驗臺右上角）同時選擇PC一端時，串口選擇為PC機的COM口，同時選擇LCD一端時，實驗IO輸出選擇為液晶仿終端（LCD顯示板上的開關(guān)必須選擇到PCEC一端）。
2）、LCD顯示板上的選擇開關(guān)選擇LCD一端時，LCD通過20芯扁平線和8芯扁平線與實驗平臺相連，由CPU直接控制LCD顯示。
二、基本實驗
1、編碼實驗：Hamming碼，CRC碼，BCD碼的加法。
2、運算器部件實驗：
1）、移位器，加法器，除法器等。
2）、模擬2901運算器基本運算功能實驗。
3、時序部件
4、 EP1C12Q240內(nèi)部存儲器（RAM、ROM和FIFO）實驗
5、基礎(chǔ)匯編語言程序設(shè)計
6、組合邏輯控制器（硬布線控制器）實驗
7、主存儲器實驗
8、串行口輸入輸出實驗
9、LCD顯示實驗
三、可完成實驗（課程設(shè)計、畢業(yè)設(shè)計（用戶設(shè)計））
1、完成全部指令。
2、用FPGA實現(xiàn)的不支持流水的CPU（模型機）。
3、用FPGA實現(xiàn)的支持流水的CPU（模型機）。
4、CACHE實驗。
5、FPGA實現(xiàn)各種組合邏輯電路和時序電路實驗。
6、其它綜合EDA實驗。
四、數(shù)字電路/EDA實驗
1、138地址譯碼實驗
2、8位七段LED數(shù)碼管BCD碼顯示實驗
3、16位LED發(fā)光管顯示實驗
4、簡易計數(shù)器實驗
5、簡易頻率計實驗
6、PS鍵盤顯示實驗
7、VGA顯示實驗
五、擴展接口實驗
1、1號擴展實驗板
1）8254/3定時器計數(shù)器實驗
2）AD0809模數(shù)轉(zhuǎn)換實驗
3）4位LED數(shù)碼管顯示實驗
4）繼電器控制實驗
2、5號擴展實驗板
16X16LED點陣顯示實驗
3、15號擴展實驗板
無線遙控實驗
4、6號擴展實驗板
紅外遙控實驗
5、17號擴展實驗板
步進(jìn)電機控制及測速實驗
6、18號擴展實驗板
8279鍵盤顯示控制實驗
7、19號擴展實驗板
1）基本邏輯門邏輯實驗
2）TTL、HC和HCT器件的電壓傳輸特性實驗
六、上端軟件
