摘要：一種基于陣列結構的處理器核心的通信方法及通信裝置。所述基于陣列結構的處理器核心的通信方法包括：發(fā)送端處理器核心獲取數(shù)據(jù)發(fā)送指令并進行解析；基于所述數(shù)據(jù)發(fā)送指令的解析結果，所述發(fā)送端處理器核心從其通用寄存器文件中獲取數(shù)據(jù)，并將所述數(shù)據(jù)存儲到其發(fā)送緩沖單元中；發(fā)送端處理器核心將其發(fā)送緩沖單元中的數(shù)據(jù)發(fā)送至所述數(shù)據(jù)發(fā)送指令指示的目標處理器核心的接收緩沖單元；目標處理器核心獲取數(shù)據(jù)接收指令并進行解析；基于所述數(shù)據(jù)接收指令的解析結果，所述目標處理器核心從其接收緩沖單元中獲取數(shù)據(jù)，并將數(shù)據(jù)存儲到其通用寄存器文件中。
- 專利類型發(fā)明專利
- 申請人無錫江南計算技術研究所;
- 發(fā)明人謝向輝;李宏亮;過鋒;鄭方;呂暉;錢磊;
- 地址214083 江蘇省無錫市濱湖區(qū)軍東新村030號
- 申請?zhí)?/b>CN201010508839.8
- 申請時間2010年10月12日
- 申請公布號CN102446157B
- 申請公布時間2013年09月18日
- 分類號G06F15/167(2006.01)I;G06F12/08(2006.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
